
逢甲大學　資訊電機學院

邏輯設計實習 DE0 課程指引


主講人：宋家齊　　學系：資訊工程系　　日期：2023.01.11



DE0 介紹


在這邊介紹實驗用的 FPGA 板 DE0 的基本資訊以及常用 I/O 的特性與對應腳位

DE0 配備



僅限於逢甲大學課程：「邏輯設計」、「邏輯設計實驗」、「數位系統設計」、「數位系統設計實驗」中使用


DE0 Layout and Components



FPGA 型號

系列：Cyclone III


編號：EP3C16F484C6N




常用 I/O - Button

按下 – logic ‘0’

放開 – logic ‘1’






Signal Name	FPGA Pin No.	Description
BUTTON [0]	PIN_ H2	Pushbutton[0]
BUTTON [1]	PIN_ G3	Pushbutton[1]
BUTTON [2]	PIN_ F1	Pushbutton[2]


僅限於逢甲大學課程：「邏輯設計」、「邏輯設計實驗」、「數位系統設計」、「數位系統設計實驗」中使用

常用 I/O - Switch

往上 – logic ‘1’

往下 – logic ‘0’






Signal Name	FPGA Pin No.	Description
SW[0]	PIN_J6	Slide Switch[0]
SW[1]	PIN_H5	Slide Switch[1]
SW[2]	PIN_H6	Slide Switch[2]
SW[3]	PIN_G4	Slide Switch[3]
SW[4]	PIN_G5	Slide Switch[4]
SW[5]	PIN_J7	Slide Switch[5]
SW[6]	PIN_H7	Slide Switch[6]
SW[7]	PIN_E3	Slide Switch[7]
SW[8]	PIN_E4	Slide Switch[8]
SW[9]	PIN_D2	Slide Switch[9]


僅限於逢甲大學課程：「邏輯設計」、「邏輯設計實驗」、「數位系統設計」、「數位系統設計實驗」中使用

常用 I/O - LEDG

燈亮 – logic ‘1’

燈暗 – logic ‘0’






Signal Name	FPGA Pin No.	Description
LEDG[0]	PIN_J1	LED Green[0]
LEDG[1]	PIN_J2	LED Green[1]
LEDG[2]	PIN_J3	LED Green[2]
LEDG[3]	PIN_H1	LED Green[3]
LEDG[4]	PIN_F2	LED Green[4]
LEDG[5]	PIN_E1	LED Green[5]
LEDG[6]	PIN_C1	LED Green[6]
LEDG[7]	PIN_C2	LED Green[7]
LEDG[8]	PIN_B2	LED Green[8]
LEDG[9]	PIN_B1	LED Green[9]


常用 I/O – 7-segment


共陽極七段顯示器

燈亮：邏輯 ‘0’

燈暗：邏輯 ‘1’








常用 I/O – 7-segment (cont'd)

Signal Name	FPGA Pin No.	Description
HEX0_D[0]	PIN_E11	Seven Segment Digit 0[0]
HEX0_D[1]	PIN_F11	Seven Segment Digit 0[1]
HEX0_D[2]	PIN_H12	Seven Segment Digit 0[2]
HEX0_D[3]	PIN_H13	Seven Segment Digit 0[3]
HEX0_D[4]	PIN_G12	Seven Segment Digit 0[4]
HEX0_D[5]	PIN_F12	Seven Segment Digit 0[5]
HEX0_D[6]	PIN_F13	Seven Segment Digit 0[6]
HEX0_DP	PIN_D13	Seven Segment Decimal Point 0
HEX1_D[0]	PIN_A13	Seven Segment Digit 1[0]
HEX1_D[1]	PIN_B13	Seven Segment Digit 1[1]
HEX1_D[2]	PIN_C13	Seven Segment Digit 1[2]
HEX1_D[3]	PIN_A14	Seven Segment Digit 1[3]
HEX1_D[4]	PIN_B14	Seven Segment Digit 1[4]
HEX1_D[5]	PIN_E14	Seven Segment Digit 1[5]
HEX1_D[6]	PIN_A15	Seven Segment Digit 1[6]
HEX1_DP	PIN_B15	Seven Segment Decimal Point 1
HEX2_D[0]	PIN_D15	Seven Segment Digit 2[0]
HEX2_D[1]	PIN_A16	Seven Segment Digit 2[1]
HEX2_D[2]	PIN_B16	Seven Segment Digit 2[2]
HEX2_D[3]	PIN_E15	Seven Segment Digit 2[3]
HEX2_D[4]	PIN_A17	Seven Segment Digit 2[4]
HEX2_D[5]	PIN_B17	Seven Segment Digit 2[5]
HEX2_D[6]	PIN_F14	Seven Segment Digit 2[6]
HEX2_DP	PIN_A18	Seven Segment Decimal Point 2
HEX3_D[0]	PIN_B18	Seven Segment Digit 3[0]
HEX3_D[1]	PIN_F15	Seven Segment Digit 3[1]
HEX3_D[2]	PIN_A19	Seven Segment Digit 3[2]
HEX3_D[3]	PIN_B19	Seven Segment Digit 3[3]
HEX3_D[4]	PIN_C19	Seven Segment Digit 3[4]
HEX3_D[5]	PIN_D19	Seven Segment Digit 3[5]
HEX3_D[6]	PIN_G15	Seven Segment Digit 3[6]
HEX3_DP	PIN_G16	Seven Segment Decimal Point 3

常用 I/O – 50 MHz 時脈



Signal Name	FPGA Pin No.	Description
CLOCK_50	PIN_G21	50 MHz clock input
CLOCK_50_2	PIN_B12	50 MHz clock input

僅限於逢甲大學課程：「邏輯設計」、「邏輯設計實驗」、「數位系統設計」、「數位系統設計實驗」中使用

其他 I/O

GPIO: 利用杜邦線外接設備

PS/2: 鍵盤、滑鼠

SD 卡槽: SD 卡


VGA: 螢幕

16*2 LCD 介面（需另外焊接）

RS-232（需另外焊接）

詳細見官方文件：*DE0_User_manual_2012.pdf*

連接電腦





Quartus II 安裝

在這邊介紹 Quartus 13.1 與燒錄用驅動 USB-Blaster 的安裝與設定過程

Quartus II 版本


版本：~~9.0（資電 502）~~、13.0 sp 1 web edition（其他教室）

Windows: Intel® Quartus® II Web Edition Design Software Version 13.1 for Windows

Linux: Intel® Quartus® II Web Edition Design Software Version 13.1 for Linux


Quartus II 安裝（windows）

1. 到官方下載 .tar
2. 解壓縮
3. 以系統管理員執行 setup.bat
4. 依照步驟安裝（預設安裝）
5. 記住你的安裝路徑，安裝驅動會用到
   預設路徑： C:\altera\13.1




USB Blaster 安裝

1. 連接 DE0 到電腦
2. 開啟裝置管理員
3. 找到「其他裝置/USB-Blaster」
   右鍵「更新驅動程式軟體」
4. 選擇「瀏覽電腦上的裝置」
5. 路徑設定
   <安裝路徑>/quartus/drivers/usb-blaster
6. 完成








Quartus II 使用


以半加器來示範基本的利用 Quartus II 來開發 FPGA 應用，另外補充階層架構的設計方式

示範專案：半加器

利用圖形輸入法，設計出一個 1-bit 半加器。

S = x xor y, C = x and y






FPGA 設計流程

1. 設計輸入（圖形或 HDL）
2. 第一次編譯
3. 功能模擬
4. 指定 I/O 腳位
5. 第二次編譯
6. 燒錄 DE0

僅限於逢甲大學課程：「邏輯設計」、「邏輯設計實驗」、「數位系統設計」、「數位系統設計實驗」中使用

新建專案

1. 啟動 Quartus II
2. 開啟「 File → New Project Wizard」
3. 設定專案位置與名稱



檔名三不


- 不要中文
- 不要空格
- 開頭不要數字

新建專案（cont’d)

3. 增加現有設計檔

沒有現有設計檔時直接下一步

有的話填寫 file name 按 add



僅限於逢甲大學課程：「邏輯設計」、「邏輯設計實驗」、「數位系統設計」、「數位系統設計實驗」中使用


新建專案（cont'd)

4. 選擇 FPGA 版本

Device Family 選 Cyclone III


然後選 Name 為 EP3C16F484C6

5. 後面的設定用預設即可



新增設計檔案

1. 點選 File->New…
2. 選擇檔案格式，按 OK




圖形：Block Diagram/Schematic File

另外也有硬體描述語言 VHDL, Verilog …

本範例選擇 Block Diagram/Schematic File

圖形設計界面



僅限於逢甲大學課程：「邏輯設計」、「邏輯設計實驗」、「數位系統設計」、「數位系統設計實驗」中使用

圖形編輯常用項目說明



① Symbol：各種元件符號


② Orthogonal/Diagonal Node Tool：線路連接（1 bit）

③ Orthogonal/Diagonal Bus Tool：連接匯流排（n bits）

④ Flip/rotate: 翻轉或旋轉元件符號

加入元件


1. 點擊 symbol 或在空白處點 2 下
2. 在 Name 搜尋 “and2”
3. 按 OK ，2-input and 就加入完成
4. 同樣地，加入 xor、input、output



連接線段


選擇 Orthogonal Node Tool，把線路接好

注意：不要選到 bus tool！




命名腳位

在 pin name 上點 2 下改名字



僅限於逢甲大學課程：「邏輯設計」、「邏輯設計實驗」、「數位系統設計」、「數位系統設計實驗」中使用

編譯常用項目



① Pin Planner: 指派 Top-level Entity 的 I/O 到指定腳位。

② Stop Processing: 停止目前的行程，例如編譯。

③ Start Compilation: 編譯專案。

④ Compilation Report: 專案的編譯報告。


⑤ Programmer: 燒錄設計到板子裡。

編譯、設定腳位

1. 先把檔案存檔。
   - 要有一份檔案為 top-level entity
2. 按下「 Start Compilation 」進行第一次編譯
3. 編譯成功，打開「 Pin Planner 」
4. 在 location 填入腳位號碼


例： x 配到 SW[1] → 腳位 H5

5. 配完後進行第二次編譯




燒錄

1. 連接 DE0 到電腦上
2. 第二次編譯完成後，打開「Programmer」
3. 點擊 Hardware Setup…
   選擇 USB-Blaster [USB-0]
4. 按 Start，完成



階層式設計



Files

add_sub_4bits.bdf

full_adder.v

```
1  module full_adder(
2      input wire A, B, C_in,
3      output wire S, C_out
4  );
5      assign S = A ^ B ^ C_in;
6      assign C_out = A & B | A & C_in | B & C_in;
7  endmodule
8
```

Entity

Cyclone III: EP3C16F484C6

add_sub_4bits

full_adder:FA0

full_adder:FA1


full_adder:FA2


full_adder:FA3

產生使用 block symbol

以全加器組合出 4-bit 加減法器

1. 開啟要做成 block symbol 的設計檔
2. File > Create/Update > Create Symbol Files for Current File
3. 新增 Block Diagram/Schematic File
4. 進入 Symbol，會在 project 中找到





Quartus II 電路模擬

利用三種專案進行模擬的教學
包含基本操作與進階技巧

探討案例

半加器

- 利用前面的範例，示範最基本的組合電路模擬。
- 輸入：x, y；輸出：C, S。

4-bit 加法器

- 利用 IC 7483 ，示範帶有群組的模擬。
- 輸入：A4, A3, A2, A1, B4, B3, B2, B1, C0；輸出：C4, S4, S3, S2, S1


D 型正反器

- 利用 DFF 示範基本的循序電路模擬，在此不考慮 PRN 與 CLRN。
- 輸入：D, clk, PRN, CLRN；輸出：Q。

僅限於逢甲大學課程：「邏輯設計」、「邏輯設計實驗」、「數位系統設計」、「數位系統設計實驗」中使用


模擬前置設定

1. 開啟 Tools ->Options...
2. 選取 EDA Tool Options
3. 最後一項的最後面補反斜線 ”\”
4. 按 OK




半加器－前置作業

1. 開啟專案
2. 確定半加器為 top-level entity
3. 設計完成後進行第一次編譯




半加器－新增模擬檔

1. 點選 File->New…
2. 選擇 University Program VWF，按 OK



模擬介面



僅限於逢甲大學課程：「邏輯設計」、「邏輯設計實驗」、「數位系統設計」、「數位系統設計實驗」中使用

模擬常用工具



① Forcing Low(0)：設定為邏輯 ‘0’。

② Forcing High(1)：設定為邏輯 ‘1’。

③ Overwrite Clock：設定時脈。


④ Random Value：設定隨機數值。

⑤ Run Functional Simulation：功能模擬，不考慮 delay。

⑥ Run Timing Simulation：時間模擬，會考慮到 delay 的狀況。


新增 Node

1. Edit -> Insert -> Insert Node or Bus...
2. 點擊 Node Finder…
3. 點擊 List
4. 加入要看的 Node
5. 按 OK、OK




設定波形

1. 將訊號拖曳到適當位置
2. 框選出要設定的範圍
3. 依照需求選擇設定數值
   - 範例為設定 count value





開始模擬

設定好波形後，存檔，然後點選
Run Functional Simulation




4-bit 全加器－7483






4-bit 全加器 – 前置作業

1. 開新專案
2. 新增 Block Diagram/Schematic File
3. 新增 7483
4. 在 7483 上按右鍵，選擇
   Generate Pins for Symbol Ports
5. 進行第一次編譯




4-bit 全加器 – 群組訊號

1. 開新模擬檔
2. 加入所有的 Node
3. 調整適當順序
4. 框選要組成群組的訊號
按右鍵、Grouping、Group…
5. 取群組名，並給適當的編碼
範例使用 Hexadecimal
6. 按 OK
7. B4~B1、S4~S1 一樣進行群組、給編碼
8. 存檔，跑模擬



D 型正反器－前置作業

1. 開新專案
2. 新增 Block Diagram/Schematic File
3. 新增 DFF、VCC、I/O Port。
4. 完成接線
5. 進行第一次編譯



D 型正反器－時序模擬

範例的 DFF 是正源觸發

設置波形時，應注意 CLK 的正源觸發時輸入 D 不應該同時間被改變

